Los chips de 2 nm se han convertido en el nuevo gran objetivo de la industria de los semiconductores. Ya no hablamos de un concepto lejano, sino de una tecnología que empieza a entrar en producción real y que va a marcar el rumbo de las próximas generaciones de CPUs, GPUs y SoC para consumo, centros de datos e inteligencia artificial.
Al mismo tiempo, la transición hacia los 2 nm está siendo todo menos sencilla: costes disparados, cuellos de botella en encapsulados avanzados, dudas sobre el rendimiento por oblea y una competencia feroz entre TSMC, Intel y Samsung, mientras actores como Apple, NVIDIA, AMD, Qualcomm, Fujitsu o Broadcom se posicionan para aprovechar esta nueva litografía a su manera.
Qué significa realmente un chip de 2 nm hoy en día
Lo primero que conviene aclarar es que, a estas alturas, la cifra “2 nm” es más una etiqueta comercial que una medida física exacta. Ya no describe de forma fiel la longitud de la puerta de los transistores, la distancia entre ellos u otro parámetro geométrico concreto. Cada fundición (TSMC, Intel, Samsung…) define sus nodos como le conviene, combinando diversas métricas internas, lo que complica mucho la comparación directa entre procesos.
Aun así, el término se sigue usando porque marca una categoría de integración extremadamente avanzada, asociada a mayores densidades de transistores, mejores prestaciones y un consumo por operación más bajo frente a nodos previos como 5 nm, 4 nm o 3 nm. Es decir, aunque los “nanómetros” ya no sean literales, sí sirven para ubicar dónde está cada nodo en la escalera tecnológica.
En la práctica, pasar de procesos como 3 nm o 4 nm a 2 nm implica obtener chips más rápidos o más eficientes, o un equilibrio mejor entre ambas cosas. Esto se traduce en más núcleos, más caché, más unidades de IA y mayores frecuencias en el mismo tamaño de chip, o bien mantener prestaciones similares reduciendo notablemente el consumo energético.
Por eso, la litografía de 2 nm no es solo una cuestión de marketing: es la base para la próxima oleada de productos de alto rendimiento, desde procesadores de escritorio y portátiles hasta aceleradores de IA y supercomputadores, pasando por SoC móviles de gama alta.
De FinFET a GAAFET/Nanosheet: cambio de generación en los transistores
Uno de los grandes saltos ligados a los 2 nm no es solo el tamaño “nominal” del nodo, sino el tipo de transistor. La industria está dejando atrás los FinFET tradicionales, que han sido la base desde 22 nm/16 nm, para pasar a arquitecturas de tipo GAAFET (Gate-All-Around), también conocidas como nanosheet o nanoláminas.
En los FinFET, la compuerta envuelve parcialmente el canal del transistor, mientras que en los GAAFET la compuerta rodea el canal por completo, ofreciendo un control mucho más preciso del flujo de corriente. Esto permite reducir fugas, contener mejor el calor y seguir escalando la tensión y la frecuencia incluso cuando la densidad de transistores se dispara.
TSMC, por ejemplo, ha bautizado su enfoque como N2 Nanosheet con tecnología Nanoflex. Esta estrategia permite combinar diferentes alturas de nanosheet y densidades de celdas lógicas en un área muy reducida, ajustando el diseño según la parte del chip: unas zonas optimizadas para rendimiento máximo y otras pensadas para eficiencia energética.
Samsung lleva tiempo investigando variantes de GAAFET, y ha barajado incluso materiales alternativos como el molibdeno para mejorar la movilidad de los electrones y afrontar mejor los problemas térmicos que surgen al seguir miniaturizando. Intel, por su parte, habla de sus transistores GAA basados en nanohojas en nodos como 20A y 18A, donde también se combina esta arquitectura con sistemas de alimentación por la parte trasera del chip.
Qué mejoras prometen los nodos de 2 nm
Los fabricantes suelen ofrecer cifras comparando un nodo con su predecesor inmediato. En el caso de los 2 nm, los números que se barajan resultan muy jugosos, aunque siempre dependen del diseño concreto del chip y del tipo de carga de trabajo:
Según declaraciones de Abhijeet Chakraborty, arquitecto de software en Synopsys, un cliente que migra de 3 nm a 2 nm puede esperar, de forma aproximada:
- Entre un 10 % y un 15 % más de rendimiento a la misma potencia.
- Entre un 20 % y un 30 % menos de consumo energético a igual rendimiento.
- Alrededor de un 15 % más de densidad de transistores en el mismo área.
TSMC aporta cifras similares para su nodo N2 frente a N3E: hasta un 15 % más de rendimiento o un 30 % menos de consumo, con una densidad de transistores multiplicada por 1,15 gracias a los transistores de nanohoja y a Nanoflex. Esta combinación de rendimiento y eficiencia es precisamente lo que empuja a gigantes como Apple o NVIDIA a reservar capacidad de este nodo con tanta antelación.
Por parte de Intel, Ben Sell, vicepresidente de desarrollo de tecnología, ha subrayado que en los nodos equivalentes a 2 nm, como 18A, la prioridad no es solo alcanzar frecuencias más altas, sino mejorar el rendimiento por vatio y la reducción del área necesaria para un determinado nivel de potencia de cálculo. De cara al mercado, eso se traduce en más potencia en el mismo encapsulado o mucha más eficiencia manteniendo prestaciones.
En cualquier caso, el salto de 2-3 “nanómetros de marketing” sí se nota en la práctica: la diferencia entre 5 nm y 3 nm ha sido importante para fabricantes como AMD, NVIDIA, Qualcomm o Apple, y la llegada a 2 nm sigue esa misma línea, aunque con un coste de fabricación muy superior y desafíos técnicos crecientes.
TSMC: el líder que marca el ritmo de los 2 nm
TSMC lleva años siendo el gran “fabricante en la sombra” de medio sector tecnológico. De sus fábricas salen chips para móviles, tarjetas gráficas, CPUs de escritorio y portátiles, procesadores para servidores, consolas y un larguísimo etcétera. Su cuota de mercado ronda el 60 % en foundry avanzada, lo que la coloca en una posición de dominio muy clara.
La compañía ya ha iniciado la producción de obleas en su nodo N2 basado en nanosheet, el famoso “2 nm”. Este nodo representa un cambio de generación respecto a N3E no solo por la litografía en sí, sino por el salto desde FinFET a transistores GAA con Nanoflex. Uno de los primeros grandes clientes en aprovecharlo será AMD, que habría completado el tape-out de sus futuros CCD de arquitectura Zen 6 en N2, con un lanzamiento orientativo alrededor de 2026.
Para acompañar a N2, TSMC ha diseñado una familia completa de procesos derivados:
- N2P, orientado a una mayor eficiencia energética.
- N2X, enfocado a rendimiento extremo para aplicaciones de alto TDP.
- A16 SPR, un nodo aún más avanzado con alimentación de potencia por la parte trasera (Super Power Rail).
En el caso de A16 SPR, los datos preliminares hablan de hasta un 8-10 % más de velocidad que N2P a la misma tensión, o una reducción de consumo del 15-20 % manteniendo el rendimiento. A más largo plazo, TSMC también ha mostrado su hoja de ruta hacia A14, donde presume de hasta 1,8 veces más rendimiento a igual potencia y hasta 4,2 veces mejor eficiencia energética en determinados escenarios.
Para sostener esta ofensiva, TSMC ha asignado al menos dos fábricas clave (Fab 20 y Fab 22) a la producción de 2 nm. No se trata solo de actualizar máquinas: hay que invertir miles de millones de dólares en equipos EUV aún más avanzados, sistemas de metrología, nuevas líneas de packaging y test, y toda la infraestructura asociada a un nodo tan complejo.
El cuello de botella del packaging avanzado: CoWoS-L y compañía
La otra cara de la moneda es que los clientes de TSMC ya no quieren solo “una oblea de 2 nm” sin más. La demanda se centra en chips complejos con empaquetados avanzados, como CoWoS-L, capaces de integrar varios dies sobre un interposer de ultra alta densidad y, en muchos casos, con memoria apilada.
CoWoS-L permite colocar múltiples chips (CPU, GPU, chiplets de caché, HBM, etc.) sobre un interposer de silicio o material similar con interconexiones extremadamente densas y de gran ancho de banda. El problema es que este tipo de empaquetado introduce desafíos adicionales, como la dilatación térmica: los distintos materiales se expanden de forma desigual con la temperatura, lo que puede causar deformaciones, tensiones mecánicas, microfisuras o fallos en las conexiones.
Se estima que NVIDIA habría reservado en torno al 70 % de la capacidad de producción de CoWoS-L de TSMC, lo que provoca una escasez importante de estos encapsulados avanzados para el resto de clientes. Productos como las GPUs de IA de NVIDIA, los EPYC de AMD con 3D V-Cache o futuros Xeon con grandes bloques de caché dependen precisamente de este tipo de integración para alcanzar sus cifras de rendimiento.
Este cuello de botella ya ha tenido consecuencias visibles: TSMC se ha visto obligada a retrasar entregas relacionadas con la arquitectura Blackwell de NVIDIA, alegando problemas en el rendimiento de CoWoS-L y limitaciones de capacidad. Al mismo tiempo, la compañía prepara su proceso A16 (alrededor de 1,6 nm) con alimentación Super Power Rail, para el cual NVIDIA ya figura como cliente prioritario.
En resumen, aunque la litografía de 2 nm sea el titular llamativo, gran parte del valor (y de los problemas) viene del empaquetado 2.5D y 3D. Los diseños basados en chiplets, caché apilada y memoria cercana al cómputo son los que realmente exprimen la ventaja de estos nodos, y ahí es donde TSMC también tiene que escalar muy rápido su capacidad.
Intel y Samsung: los otros aspirantes a dominar los 2 nm
Mientras TSMC refuerza su liderazgo, Intel y Samsung ven en los 2 nm una oportunidad estratégica para recuperar terreno y convencer a clientes externos de que su tecnología es competitiva, no solo para sus propios productos.
Samsung atraviesa una situación complicada: sus ingresos en semiconductores cayeron alrededor de un 37,5 % en 2023 respecto a 2022, según Gartner, y la compañía se ha visto obligada a reajustar sus planes de expansión y su plantilla. Aun así, mantiene el objetivo de ponerse por delante de TSMC y de otros rivales como Intel en un horizonte de cinco años, tal y como apuntó su exdirector general de la división de semiconductores, Kye Hyun Kyung.
La estrategia de Samsung pasa por hacer despegar sus nodos GAAFET y estar preparada para la producción en masa de 2 nm en el momento en que la demanda del mercado lo justifique, tanto para SoC móviles como para soluciones de alto rendimiento y centros de datos. La compañía ha trabajado en tecnologías avanzadas de empaquetado y en materiales alternativos para mitigar los problemas térmicos asociados al escalado extremo. Más detalles sobre la estrategia de fabricación de Samsung están en su plan para fabricar los núcleos Exynos.
En el caso de Intel, el planteamiento es ligeramente distinto. Pat Gelsinger, su ya ex CEO, prometió recuperar el liderazgo en procesos de fabricación con una agresiva hoja de ruta que incluye nodos como Intel 4, Intel 3, 20A y 18A en rápida sucesión. Dave Zinsser, director financiero de la empresa, desveló que Intel ha decidido saltarse la comercialización de 20A para ahorrar unos 500 millones de dólares, reasignando parte de esos recursos hacia 18A.
Ben Sell ha confirmado que 18A ha alcanzado la madurez necesaria para entrar en producción a gran escala en 2025. En términos de marketing, este nodo se sitúa en el rango de los 2 nm (aproximadamente 1,8 nm), y combina transistores GAA de nanohojas con sistemas de alimentación por la parte posterior del chip, muy en la línea de lo que TSMC plantea con A16 SPR.
Para Intel, el gran reto no es solo lanzar sus propias CPUs basadas en 18A, como Panther Lake o futuras familias, sino lograr que terceras compañías confíen en su división de foundry y fabriquen allí sus diseños de alto valor. La clave será demostrar un rendimiento por oblea competitivo, estabilidad en la producción y plazos de entrega fiables frente a TSMC.
Fujitsu, Broadcom y el hito de los 2 nm en supercomputación
Mientras los gigantes de consumo afinan sus nodos, Fujitsu y Broadcom han dado un golpe sobre la mesa en el terreno del HPC y la IA de alto nivel. En colaboración con TSMC, han puesto en marcha la fabricación de un SoC de 2 nm conocido como FUJITSU-MONAKA, destinado a la próxima gran supercomputadora japonesa, FugakuNEXT, liderada por RIKEN.
Este chip se ha diseñado pensando específicamente en cargas de trabajo de supercomputación e inteligencia artificial masiva. Cuenta con 144 núcleos y un empaquetado 3,5D (XDSiP), lo que implica un nivel de integración aún más avanzado que el típico 2.5D. El objetivo es combinar un enorme rendimiento de cómputo con un consumo energético contenido, una prioridad absoluta en máquinas de este calibre.
Para alimentar semejante monstruo, FUJITSU-MONAKA integra un subsistema de memoria con doce canales DDR5, además de soporte para PCIe 6.0 y CXL 3.0. Esta combinación lo convierte en un candidato ideal para cargas de IA gigantescas y simulaciones científicas extremadamente exigentes, donde la latencia y el ancho de banda de memoria resultan tan críticos como la potencia bruta de cálculo.
Aunque no es el primer chip de 2 nm anunciado en la historia, sí destaca por ser uno de los primeros de este nodo que entra realmente en fabricación y con un cliente concreto, en lugar de quedarse en la etapa de PowerPoint y notas de prensa. Su entrada en operación en centros de datos y supercomputadores se espera de cara a 2027, reforzando a Fujitsu en el segmento del HPC frente a competidores como AMD (Instinct), NVIDIA (Grace, Grace Hopper) o Intel (Xeon, Gaudi).
Este movimiento demuestra que los 2 nm no son solo una cuestión de móviles o PCs de gama alta: la supercomputación y la IA de élite son algunos de los primeros campos donde se van a ver chips de este nodo trabajando a pleno rendimiento, porque es donde más se paga cada vatio ahorrado y cada punto porcentual de rendimiento extra.
Impacto de los 2 nm en PCs, móviles y hardware doméstico
Si miramos al usuario de a pie, hoy la mayoría de CPUs de sobremesa y portátiles de gama doméstica se mueven aún en nodos como 5 nm y 7 nm en el caso de AMD Ryzen, y procesos equivalentes o ligeramente más antiguos en algunas líneas de Intel. En móviles, la gama alta ronda ya los 3 y 4 nm, con ejemplos como los chips de Apple o determinados SoC de Qualcomm y MediaTek.
Con este contexto, no vamos a ver de forma masiva CPUs de escritorio “completas” fabricadas enteramente en 2 nm en el corto plazo. El coste por oblea se dispara en torno a un 50 % o más al pasar de 5 nm a 3 nm y de ahí a 2 nm, y la rentabilidad solo se justifica en segmentos donde el margen por chip es muy alto, como GPUs de IA, procesadores para servidores o SoC de gama ultra premium.
En el entorno doméstico, la tendencia inmediata es apostar por diseños heterogéneos con varios nodos de fabricación en un mismo producto. Intel ya utiliza distintas litografías en un mismo paquete para combinar núcleos de alto rendimiento, núcleos de eficiencia, gráficos integrados y controladores de I/O de forma equilibrada en coste. AMD sigue un enfoque similar: una litografía avanzada para los chiplets de núcleos (CCD) y otra más madura para el die de E/S.
Esto significa que, a medio plazo, lo más probable es ver productos híbridos donde algunas partes del chip (como el bloque de cómputo principal, la NPU o ciertos chiplets de caché) sí estén fabricadas en 2 nm, mientras que otras se queden en nodos más baratos como 3 nm, 4 nm o incluso 6 nm. El objetivo es cuadrar la ecuación de coste, rendimiento y consumo sin disparar el precio final al consumidor.
La expansión de la IA en todos los segmentos ha añadido más presión: ahora casi cualquier SoC o CPU moderna necesita integrar una NPU o acelerador dedicado para ejecutar modelos de IA de forma eficiente. Esto incrementa la complejidad del diseño y obliga a meter más lógica especializada en el chip, algo para lo que los 2 nm resultan muy atractivos, pero también muy caros.
Costes, rendimiento por oblea y por qué no todo el mundo dará el salto ya
La litografía avanzada siempre ha sido cara, pero con los 3 nm y los 2 nm la factura se ha disparado a niveles que obligan a pensárselo dos veces. Se habla de que una sola oblea de 2 nm podría costar entre 25.000 y 30.000 dólares, dependiendo de los márgenes de TSMC y, sobre todo, del rendimiento (yield) alcanzado.
Al principio de la vida de un nodo, el rendimiento por oblea suele ser claramente mejorable: hay más chips defectuosos, más obleas que no se pueden aprovechar y más ajustes de proceso necesarios. Los grandes fabricantes apuntan a conseguir al menos un 70 % de rendimiento en sus nodos de 2 nm para que sean realmente rentables y atractivos para los clientes. Hasta que se alcanza ese umbral, los precios y las limitaciones de capacidad son muy duros.
Esto explica que muchos diseños sigan apostando por nodos como 3 nm, 4 nm o 5 nm, donde el equilibrio entre rendimiento, consumo y coste ya es excelente. Justificar el salto a 2 nm para un producto de volumen medio o bajo, como un procesador de gama media o un SoC para dispositivos no premium, es complicado cuando el coste de la oblea casi se duplica.
A todo esto se suma que, desde los 14 nm hasta los 5 nm, la industria vivió una etapa de avances muy rápidos y relativamente “limpios”, especialmente en el caso de TSMC, que pasó por 7 nm y 5 nm sin grandes tropiezos. El ritmo de cambio, unido al boom de los centros de datos para IA y al crecimiento salvaje de la electrónica de consumo, ha estirado al límite la capacidad de producción y la inversión necesaria en nuevas fábricas.
En cambio, la transición de Intel desde sus 10 nm hasta nodos equivalentes a 7 nm fue mucho más accidentada, con retrasos y problemas de rendimiento que le costaron cuota de mercado. Este contraste ha dejado claro que cada nuevo nodo avanzado es más difícil y caro que el anterior, y que no basta con encoger transistores: hay que rediseñar arquitecturas, empaquetados y sistemas de alimentación casi desde cero.
Qué puede esperar el usuario final de los chips de 2 nm
Mirándolo desde la perspectiva del uso diario, los chips de 2 nm no van a suponer un salto “mágico” como el que vimos hace más de una década, cuando una generación nueva recortaba el consumo a la mitad. La era de los grandes milagros de miniaturización ha quedado atrás; ahora hablamos de mejoras más graduales pero muy trabajadas.
En los próximos años, el impacto de los 2 nm se notará primero en segmentos de gama alta y profesional: servidores, estaciones de trabajo, aceleradores de IA, GPUs de propósito general y, más adelante, en smartphones y portátiles premium. Ahí es donde cada pequeño avance en rendimiento por vatio se traduce en contratos millonarios y ventaja competitiva real.
Para el usuario, eso significa equipos capaces de mover modelos de IA más grandes en local, juegos más complejos con mejor frame rate y menor consumo, tiempos de render y compilación más bajos y dispositivos móviles que mantengan un alto rendimiento durante más tiempo sin estrangularse por temperatura.
A medio plazo, lo más interesante será la combinación de estos nodos con empaquetados 3D y diseños basados en chiplets. Más dies apilados, memoria mucho más cercana a las unidades de cómputo, interconexiones internas de altísimo ancho de banda y una especialización creciente de cada chiplet según su función (CPU, GPU, NPU, caché, I/O…).
Todo este conjunto de técnicas hace que el mensaje que llega al consumidor (“nuevo chip, más rápido y más eficiente”) siga siendo cierto, pero esconda detrás una ingeniería cada vez más compleja. Los 2 nm son solo una pieza de un rompecabezas mucho mayor, en el que cada detalle cuenta para seguir exprimiendo cada vatio de energía disponible.
Con la producción en masa a la vuelta de la esquina y los primeros proyectos reales ya en marcha, los chips de 2 nm están llamados a ser el corazón de la próxima generación de CPUs y aceleradores. No veremos un cambio súbito de un año para otro, pero sí una progresión constante donde TSMC, Intel y Samsung se juegan el liderazgo tecnológico mientras clientes como Apple, NVIDIA, AMD, Fujitsu o Broadcom exprimen al máximo cada nueva iteración; al final, para el usuario, todo esto se concretará en dispositivos que rinden más, consumen menos y abren la puerta a experiencias de computación que hace muy poco parecían ciencia ficción.
