El complejo escenario geopolítico y las restricciones impuestas por Estados Unidos han empujado a China a buscar caminos alternativos en el sector de los microchips. Ante la imposibilidad de adquirir la maquinaria de litografía ultravioleta extrema (EUV) de la firma neerlandesa ASML, Huawei ha presentado un plan maestro para seguir siendo competitiva sin necesidad de seguir la ruta convencional de la industria.
Durante el Simposio Internacional de Circuitos y Sistemas (ISCAS) 2026 en Shanghái, la responsable de HiSilicon reveló una propuesta técnica que busca equiparar el rendimiento de los nodos más avanzados de Occidente. Esta estrategia no se basa en la miniaturización extrema, sino en un cambio de paradigma sobre cómo se gestiona la información dentro del silicio.
La Ley Tau y el concepto de LogicFolding
Mientras que el sector se ha guiado durante décadas por la Ley de Moore, centrada en reducir el tamaño físico de los transistores, la nueva Ley de Escalado Tau propone sustituir la escala geométrica por una escala temporal. En términos sencillos, el objetivo ya no es solo que el componente sea más pequeño, sino que los datos tarden menos tiempo en desplazarse por el chip.
Para materializar esta idea, la empresa ha desarrollado la arquitectura LogicFolding. Este sistema consiste en plegar y apilar los circuitos lógicos en estructuras de doble capa, lo que permite acortar los recorridos del cableado interno y mejorar la eficiencia energética. Para que esto funcione sin que el dispositivo se caliente demasiado, Huawei ha implementado una optimización en cuatro niveles:
- Capa física: Mejora de la resistencia y capacitancia en los transistores.
- Diseño de circuitos: Reducción de la carga capacitiva y optimización de rutas críticas.
- Nivel de chip: Coordinación estrecha entre el software y el silicio para gestionar los flujos de datos.
- Entorno de sistema: Creación de protocolos como el UnifiedBus para minimizar la latencia.
Según los datos facilitados por la firma, este método permite elevar la densidad de transistores en un 53,5% respecto a los diseños tradicionales en 2D, alcanzando hasta 238 millones de transistores por milímetro cuadrado. Esto situaría teóricamente sus capacidades al nivel de los procesos de 3 nm de TSMC o el nodo 18A de Intel, aunque los expertos advierten que se trata de una densidad equivalente y no de un proceso de fabricación idéntico.
Impacto en los dispositivos Kirin y el mercado europeo
Este avance no es meramente teórico, ya que Huawei afirma haber producido 381 chips bajo estos principios en los últimos seis años. El salto más tangible para los usuarios podría llegar este otoño con la llegada del procesador Kirin 2026, el cual se espera que sea el motor de la familia Mate 90. Se prevé que este nuevo hardware ofrezca un incremento del 41% en el rendimiento de sus núcleos y una mejora en la frecuencia máxima.
A largo plazo, la ambición de la compañía es enorme: pretenden alcanzar una densidad comparable a los 1,4 nanómetros para el año 2031. Si logran validar este camino, Huawei podría reducir drásticamente su dependencia de las fundiciones extranjeras y fortalecer su posición en el mercado de smartphones de gama alta, donde ya ha empezado a recuperar terreno frente a marcas como Apple en diversos territorios.
No obstante, analistas del sector señalan que el verdadero reto será trasladar este éxito de los móviles a los centros de datos y la inteligencia artificial. Llevar la arquitectura LogicFolding a chips de IA como los Ascend implicaría gestionar niveles de calor y potencia mucho más exigentes, siendo esa la prueba de fuego definitiva para la soberanía tecnológica china.
La apuesta de Huawei por optimizar la comunicación interna y la estructura del sistema, en lugar de luchar contra los límites físicos de la litografía, marca un camino donde la resiliencia técnica se convierte en su principal arma. Al centrarse en la eficiencia temporal y el apilamiento lógico, la firma busca que sus futuros dispositivos mantengan la potencia necesaria para competir en la élite tecnológica global.